Escrevemos o módulo testbench e executamos a simulação no ambiente ModelSim da Altera.
Necessário
- - computador;
- - ambiente de desenvolvimento instalado Quartus II + ModelSim.
Instruções
Passo 1
A primeira etapa é certificar-se de que o caminho para a ferramenta ModelSim seja especificado no ambiente de desenvolvimento Quartus II. Para fazer isso, abra o menu Ferramentas -> Opções. Nas opções, vá para Geral -> Opções da ferramenta EDA. Encontramos o campo ModelSim-Altera e digitamos C: / altera / 13.0sp1 / modelsim_ase / win32aloem nele ou, clicando no botão com três pontos, procuramos este diretório em nosso computador. Naturalmente, para uma versão do Quartus diferente da minha, você terá seu próprio caminho para o diretório "win32aloem".
Passo 2
Você tem um projeto para um FPGA no Quartus II. Como escrever testes ou testbenches (testbench) - este é um tópico para um artigo separado. Por enquanto, vamos supor que seu testbench já foi escrito. Agora você precisa informar ao ambiente de desenvolvimento qual teste deseja usar durante a simulação. Para fazer isso, abra as configurações através do menu Atribuições -> Configurações … Na janela que se abre, nas Configurações da Ferramenta EDA -> seção Simulação, clique no botão Bancos de Teste … Aqui, a propósito, você pode definir vários testes e mude para o necessário ao compilar o projeto.
etapa 3
Uma janela para edição de testes foi aberta. Não criamos nenhum banco de teste ainda, então a lista está vazia. Clique no botão Novo … Na janela que se abre, você precisa definir as configurações de teste.
À esquerda do campo, clique no botão com três pontos. Selecione o arquivo com o código testbench e clique em Abrir. Agora clique no botão Adicionar. O teste apareceu na lista de testes.
Depois disso, no campo, defina o nome do módulo de nível superior que está definido em seu testbench. Você pode inserir qualquer nome no campo; por padrão, ele será criado automaticamente com o mesmo nome do módulo.
É isso, definimos as configurações básicas de teste. Clique em OK duas vezes. Agora nosso teste apareceu na lista suspensa de bancos de teste. Clique em OK novamente.
Passo 4
Se você ainda não fez a síntese do projeto, é hora de fazê-lo. Selecione Processamento -> Iniciar -> Iniciar Análise e Síntese no menu ou pressione a combinação de teclas Ctrl + K ou simplesmente clique no ícone correspondente no painel superior.
Etapa 5
A simulação pode ser iniciada. Selecione Ferramentas -> Executar Ferramenta de Simulação -> Simulação RTL no menu (1) ou clique no ícone Simulação RTL no painel superior (2).
Etapa 6
A ferramenta ModelSim irá iniciar, que irá executar todas as instruções escritas em seu testbench, e parar (se você indicou especificamente isso com a diretiva $ stop no código de teste). A tela exibirá os diagramas de nível dos sinais de entrada e saída do FPGA que você descreveu em seu projeto.
